符合条件的10条专利数据 | 专利状态 | 申请人类型 | 缴费截止日 | 授权年 | 更新时间 | |
---|---|---|---|---|---|---|
发明 2024110876947 一种集成电路布局设计优化辅助方法及系统(半导体 电路板 集成电路 pcb板 芯片 晶圆晶片) 【半导体 电路板 集成电路 pcb板 芯片 晶圆晶片】 2人 G06F30/398 G06F30/392 G16C60/00 G06F18/2433 G06T17/20 G06F113/08 G06F119/14 |
未下证 | 企业 | ||||
发明 202411189186X 一种线束设计智能优化辅助方法及系统【需定金预留】 线束 汽车线束 【线束 汽车线束】 7人 |
未下证 | 企业 | ||||
发明 2019106834724 一种通过在代码中提取数据流辅助芯片布局规划的方法 集成电路 芯片设计 半导体技术 电子设计自动化 1人 |
已下证 | 学校 | ||||
发明 2019106136760 一种基于耦合线和环形微带线的双频负群时延电路 1人 |
已下证 | 学校 | ||||
发明 2019106127795 一种基于耦合线和环形微带线的负群时延电路及其设计方法 1人 |
已下证 | 学校 | ||||
发明 2019105037965 一种基于四条并联微带线的负群时延电路及其设计方法 1人 |
已下证 | 学校 | ||||
发明 2019103703919 一种基于T形连接器和同轴电缆的三频负群时延电路及设计方法 1人 |
已下证 | 学校 | ||||
发明 201910503797X 一种基于扇形短截线和耦合线的负群时延电路 1人 |
已下证 | 学校 | ||||
发明 2019103703961 基于扇形短截线和耦合微带线的负群时延电路及设计方法 1人 |
已下证 | 学校 | ||||
发明 2016108546338 并发体的处理方法、装置和终端 2人 |
已下证 | 企业 |